Vous n’êtes pas sans savoir que les prochains Qualcomm Snapdragon 835, Helio X30 et certainement l’Exynos sont gravés en process 10nm FinFET. Selon Digitimes, cette gravure n’aurait pas encore les rendements de production attendus.

2014-10-02-2

Le passage au 10nm FinFET se ferait dans la douleur. Les fondeurs TSMC et Samsung auraient des soucis avec le process 10nm, baptisé 10-FinFET. Ce dernier n’aurait pas du tout les rendements de production prévus, ce qui pourrait amener à des problèmes de disponibilités pour les prochaines solutions basées sur cette gravure.

C’est le cas du Qualcomm Snapdragon 835 ou encore du MediaTek Helio X30, ainsi que le prochain Samsung Exynos (pas encore annoncé), l’Apple A10X (pas encore annoncé) mais également HiSilicon (Huawei). Encore une fois, selon Digitimes, le Snapdragon 660 (pas encore annoncé) serait ainsi gravé selon le procédé 14nm au lieu du 10nm, pour anticiper ce problème de rendement.

Enfin selon le média taïwanais, c’est Qualcomm qui pourrait le plus souffrir de ce problème et donc tous les produits qui bénéficieront de son Snapdragon 835. Parmi les clients du spécialiste de semi-conducteurs américain, nous pouvons noter : Samsung, Xiaomi, LG, Sony ou encore OnePlus. Cela ne serait pas les plus gros fabricants qui seraient touchés par ce problème, mais plutôt les « petits » acheteurs. Toujours une information à prendre avec des pincettes, même si Digitimes semble bien informé.

Pour aller plus loin

Tout l’enjeu de l’industrie est de miniaturiser des transistors et agrandir des wafers. Pour aller plus loin, le wafer est une galette composée d’un matériau semi-conducteur sur laquelle sont fabriqués des transistors et autres composants qui formeront le circuit imprimé du CPU. Plus un wafer est grand, plus il est possible de graver de dies (un petit morceau de semiconducteur qui fomera le CPU) d’un seul coup, réduisant ainsi le temps et les ressources nécessaires pour la fabrication d’un nombre de puces données et ipso facto, les coûts de production.

Le rendement est le pourcentage de puces utilisables par rapport au nombre brut de puces gravées sur un wafer. Il n’y a donc jamais un yield de 100 %. 90 % pour des architectures complexes est atteignable un an après la livraison des premières puces (c’est ce qui explique en partie la baisse des prix que l’on observe). Une moyenne de 70 % lors de la fabrication des premières unités est considérée comme excellente et il arrive souvent que certaines familles de puces démarrent à 50 %.