Le “packaging” : l’arme secrète d’Intel pour reconquérir le marché des puces et des processeurs

Alors que se dévoile la toute nouvelle génération de puces mobiles Panther Lake, la division de fabrication de puces Intel Foundry Service (IFS) est plus que jamais sous le feu des projecteurs. Littéralement sous le feu : lors des derniers résultats financiers, c’est encore et toujours ses usines réunies sous le pavillon IFS qui perdent de l’argent.

Après les dizaines de milliards de dollars investis dans l’appareil de production, toute l’industrie attend de pouvoir juger sur pièce sa finesse (ou node) de gravure Intel 18A. C’est sur ce node que s’appuie en partie sa nouvelle puce Panther Lake dont nous vous avons présenté les détails. Intel 18A et son successeur, Intel 14A, portent en eux une grande partie des espoirs d’Intel dans la recherche de rentabilité de ses usines.

Une partie des espoirs ? Oui, car Intel Foundry Service ne fait pas que produire des puces de silicium : c’est aussi un champion de l’assemblage des puces. Cette opération, qui est appelée dans le jargon « packaging » – qui n’a rien à voir avec la conception d’emballages alimentaires ! – est peut-être moins emblématique et connue que la gravure des circuits. Mais elle de plus en plus critique… Et de plus en plus rémunératrice.

Un marché en très forte progression

Avant de vous détailler les enjeux de l’empilage de morceaux de silicium, il faut comprendre deux choses. La première est que ce marché est extrêmement porteur et rémunérateur. À mesure que les centaines de milliards du marché de l’IA financent des puces de plus en plus grosses et complexes, ce marché de 16 milliards de dollars en 2024 devrait atteindre pas moins de 56,6 milliards de dollars en 2031, selon le cabinet d’analyses Persistence Market Research. Qui n’est pas le plus optimiste, puisque le cabinet Precedence Research, qui engloble il est vrai encore plus d’acteurs, le chiffre à 99,07 milliards pour 2031 et pas moins de 132,95 milliards en 2035 !

Une croissance de quasiment 20% par an qui attise les convoitises d’une industrie en plein boom. Le mois dernier, un des gros acteurs du segment, l’américain Amkor, investissait 7 milliards de dollars dans une nouvelle usine de packaging dans l’État américain d’Arizona.

Cette énorme croissance n’est pas passée sous les radars d’Intel qui y voit une opportunité non seulement de gagner gros, mais aussi et surtout de tirer parti d’un outil industriel – ses usines – qui est sous-utilisé dans certains domaines. En clair : le développement de ce marché est, après la gravure en elle-même, l’autre levier qui permettrait à sa filiale IFS de gagner (enfin) de l’argent.

Avant de voir pourquoi Intel a de bonnes raisons d’y croire, il faut nous pencher un peu sur les fondamentaux du packaging. Et en premier lieu sur les raisons qui forcent l’industrie à avoir recours à ces différentes techniques.

L’industrie condamnée à empiler du silicium

Entre les gros volumes de puces grand public et la course à la puissance du monde l’IA, le monde des semiconducteurs est pleine frénésie de production de puces. Mais si les processeurs de nos smartphones et tablettes continuent d’être produits d’un seul bloc – on parle de design monolithique – il en va tout autrement pour le reste du monde.

Qu’il s’agisse de PC portables, de PC desktops mais aussi et surtout de centre de données ou de supercalculateurs, l’assemblage est devenu quasi obligatoire. Mais pour des raisons différentes.

Dans le cas des puces grand public, il s’agit avant tout d’une question coûts qui se comprend aisément quand on connaît une contrainte fondamentale de la production des semiconducteurs : plus la taille d’un bout de puce est petite, plus les rendements sont bons. Et à contrario, plus les morceaux de silicium ont une grande surface, plus les rendements baissent. À cela s’ajoute le fait que certains éléments de la puce, comme les entrées/sorties, n’ont pas besoin d’être gravés aussi finement que les éléments de calcul (CPU, GPU). Faisant là encore baisser la facture.

De plus, en concevant des designs modulaires, les concepteurs de processeurs peuvent créer des gammes sans avoir à créer un design de puce différent à chaque fois. Ainsi, en assemblant des processeurs à base de petites briques conçues en masse, les Intel et autres AMD font baisser les coûts non seulement de production, mais aussi de conception.

Pour les puces géantes des supercalculateurs et autres fermes IA, les besoins de recours au packaging sont différents. Le coût de production de ces puces à 30.000 $ pièce est un argument de moindre importance face à deux défis. Le premier est la limite de la taille maximale de production : chaque exposition ne peut « imprimer » qu’un champ de 26 mm x 33 mm.

À ces finesses de gravure, chaque exposition supplémentaire implique un risque grandissant d’erreur. Cette limite sera d’ailleurs encore plus importante avec les machines les plus avancées (dites EUV High NA pour ultraviolets extrêmes à grande valeur d’ouverture), dont la taille d’exposition maximale est divisée par deux (on parle de half-field), avec seulement 26 mm x 16, 5 mm.

Mais le vrai défi des CPU, GPU et autres accélérateurs de gros calculateurs est l’explosion de la demande de puissance. Une explosion qui pousse les concepteurs de puces à créer des monstres de centaines de milliards de transistors où tous les éléments, des briques de calcul en passant par la mémoire sont collées le plus près possible les uns des autres pour limiter les allers-retours des données.

Des déplacements de bits aussi coûteux en énergie qu’en temps de calcul – et donc très coûteux en argent. Lors de l’Intel Technology Tour 2025, le nouveau chef d’IFS, Kevin O’Buckley, soulignait que l’industrie « passe de la mentalité des systèmes dans une puce (system on a chip, puce tout-en-un) à des systèmes de puces ». Les processeurs et autres GPU sont désormais aussi complexes que des cartes mères. Et nécessitent donc le passage au jeu de brique, un domaine dans lequel Intel œuvre depuis longtemps.

Intel joue aux briques depuis longtemps

Si vous jetez un coup d’œil à notre article d’analyse de Panther Lake, la nouvelle génération de puces mobiles d’Intel, vous avez sans doute remarqué qu’il s’agit de la troisième génération de processeurs « désagrégés » – comprendre, conçus par assemblage.

Cela fait cependant bien plus longtemps qu’Intel joue au jeu de briques. Dès 2018, Intel présentait au CES un ovni couplant une partie processeur (CPU) à un GPU signé AMD (Vega 20). Appelée Kaby-Lake G, cette génération de puce faisant appel à la technologie EMIB 2.0 a été intégrée dans les mini-ordinateurs NUC d’Intel (revendu depuis à Asus). Un an après, en 2019, Intel présentait une puce encore plus exotique appelée Lakefield.

Utilisant la technologie Foveros 3D, il s’agissait d’un CPU (aux performances malheureusement anémiques) sur lequel les ingénieurs d’Intel avaient littéralement empilé de la RAM afin de produire la puce la plus compacte possible pour les PC ultra portables.

De l’autre côté du spectre, Intel a présenté entre 2021 et 2023 son Ponte Vecchio, un monstre constitué de 47 tuiles totalisant pas moins de cent milliards de transistors. Et aujourd’hui, le géant des puces assemble non seulement ses puces mobiles, mais aussi ses processeurs de serveurs comme le futur Xeon Clearwater Forest (2026).

Intel n’est évidemment pas le seul à maîtriser ces différentes techniques – bouts de puces posés côte à côte ou empilés. TSMC et Samsung ont tous leurs propres recettes, mais aussi des noms moins connus du grand public, comme Amkor ou ASE, sont chacun des poids lourds de ce segment.

S’il est vrai que « Intel investit depuis plus de 57 ans dans la conception et la production de puces sur le territoire américain », comme le rappelle Kevin O’Buckley, le groupe américain n’assemblait jusqu’ici que ses propres produits. Mais fort de ses presque six décennies d’existence, Intel a quand même quelques beaux atouts dans la manche.

Des usines au secours de l’industrie

Quand bien même elles n‘intègrent pas les coûteux scanners EUV d’ASML (entre 180 et 350 millions d’euros pièce !), les usines de pointe du packaging de semiconducteurs commencent à coûter cher. Très cher : comme nous l’avons vu plus haut, le dernier site d’Amkor coûte 7 milliards de dollars. Chaque création de site est donc mûrement pensée.

Or, les industries des puces, et notamment le marché de l’IA, ont une soif dévorante d’assemblage. Les capacités de packaging de TSMC et des autres sont bookées jusqu’à 18 mois à l’avance, laissant peu de place à nombre de petits acteurs pour produire rapidement des puces concurrentes.

Et c’est là qu’Intel peut sortir une de ses armes : ses capacités de production. Dès son arrivée à la tête d’Intel en janvier 2021, l’ancien PDG de l’entreprise Pat Gelsinger investissait 3,5 milliards de dollars dans une extension de son site de Rio Rancho (Nouveau-Mexique, USA) dédiée aux technologies de packaging EMIB et Foveros. Une usine qui s’ajoute aux autres sites capables d’assembler des puces, comme le duo Penang-Kulim en Malaisie, le site du Costa Rica (en cours de délocalisation au Vietnam) ou encore son usine de Chengdu, en Chine.

En quoi cela se traduit-il dans les faits ? « Grâce à nos investissements passés, notre capacité de fabrication est très importante : nous disposons de deux fois plus de capacités que l’intégralité de l’industrie actuelle », se félicitait Mark Gardner, Vice-Président et Directeur général du packaging et du test au sein d’Intel Foundry Services lors d’une conférence à laquelle nous avons été conviés en mars dernier.

Intel a donc d’énormes capacités déjà disponibles. S’il était jusqu’ici centré sur ses produits, cet appareil de production, pour l’heure sous-utilisé, va désormais s’ouvrir à tout le reste de l’industrie.

Des arguments géographiques et géopolitiques

Alors que les groupes comme ASE ou TSMC sont essentiellement centrés sur l’Asie et à très forte dominance à Taïwan même, Intel et certains concurrents comme Amkor ont des sites dans différentes régions. Ce qui est un triple avantage.

Le premier avantage est évidemment celui de la mitigation du risque de chamboulement de la chaîne d’approvisionnement. Comme le monde entier l’a expérimenté pendant les années COVID, la mainmise de la Chine sur la production de certains équipements couplée à sa « fermeture » ont mis à mal de nombreuses industries – et causé de nombreuses pénuries.

Le second avantage, aux contours plus diffus, est géopolitique. On pense surtout ici au cas de Taïwan. Champion de la production de puces avec TSMC, Taïwan est aussi le champion de l’assemblage avec ASE Group. Or, la Chine continentale qui veut mettre la main sur ce territoire se montre plus menaçante chaque année. D’opérations d’ingérence politique, la Chine est passée depuis plus de quatre ans à une montée en puissance militaire, mettant en œuvre des opérations d’encerclement, investissant dans les barges de débarquement et autres simulations d’invasion.

Le dernier avantage d’Intel est qu’il dispose de capacités de pointe aux USA. Dans le contexte où l’administration Trump peut imposer des relèvements de taxes douanières en un claquement de doigts du président, Intel peut servir son propre pays avec de la production locale.

Ainsi, bien que son concurrent TSMC a construit une usine de fabrication de puces en Arizona, le Taïwanais est obligé de réaliser l’assemblage des puces dans ses usines de Taïwan. Intel, lui, peut produire et/ou assembler la totalité d’une puce sur le territoire américain.

Intégration à l’écosystème mondial

Avoir des usines et des technologies c’est une chose, travailler avec un marché ouvert en est une autre. Jusqu’il y a peu, Intel fait tout pour lui-même : ses propriétés intellectuelles (x86), ses puces, ses usines. Volonté de son précédent patron (Pat Gelsinger) renforcée par le nouveau, Lip-bu Tan, l’ouverture de son appareil de production demande beaucoup de travail d’adaptation.

Il faut des technologies au point, des tarifs (et rendements !) compétitifs, mais aussi une intégration dans la grande machine mondiale de production de puces.

En clair, il faut que les usines d’Intel, Intel Foundry Services, apprennent à travailler avec des clients externes. Ce que la division assure déjà réaliser. « Nous faisons déjà beaucoup de co-optimisation avec nos clients », assure Mark Gardner. « En matière de transposition de technologies, nous avons déjà de quoi accompagner nos clients du CoWoS de TSMC vers notre Foveros », se félicite-t-il. Avant d’ajouter : « Et surtout, nous sommes moins chers et avons un meilleur rendement ».

De la véracité de ses affirmations tient, au moins en partie, la rédemption des usines d’Intel…

---